工作职责：

1. 负责芯片数字设计中端流程相关工作，重点包括逻辑综合(Synthesis)、形式等价检查(LEC)、静态时序分析与签核(STA/Timing Signoff)；
2. 根据设计规格、时序约束和PPA目标，完成RTL到Gate-level Netlist 的综合实现与优化；
3. 负责建立和维护综合及时序分析流程，包括约束编写、脚本开发、流程自动化和质量检查；
4. 参与芯片约束定义与维护，包括SDC编写、UPF编写、时钟树相关约束等；
5. 配合前后端实现团队，分析布局布线后时序问题，支持ECO优化和最终 timing signoff；
6. 负责Signoff 阶段的时序分析报告输出、问题跟踪、风险评估等；

任职资格：

1. 电子工程、微电子、计算机或相关专业本科及以上学历；
2. 3年以上数字IC设计实现相关经验，具备芯片量产经历优先；
3. 熟悉数字芯片设计实现流程，理解RTL、SYN、DFT、STA、APR、验证之间的协同关系 ；
4. 熟悉逻辑综合流程，能够独立完成综合脚本编写、sdc/upf约束处理及报告分析；
5. 熟悉 scan、MBIST、ATPG流程，有DFT相关经验者优先；
6. 熟悉Timing Signoff流程，能够进行时序约束检查、静态时序分析(STA)等；
7. 熟悉Linux开发环境，具备Tcl/Shell/Perl/Python等脚本编写能力，熟悉主流EDA工具；
8. 具备良好的逻辑分析能力、问题定位能力及跨团队沟通协作能力。